Počet záznamů: 1  

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů

  1. SYS0795112
    LBL
      
    01658nam-a2200469-a-4500
    003
      
    CZ-CbJVK
    005
      
    20190808084313.0
    007
      
    ta
    008
      
    130329s2012----xr-a---e-f----001-0-cze--
    015
      
    $a cnb002449293
    020
      
    $a 978-80-214-4516-1 $q (brož.)
    035
      
    $a (OCoLC)842346293
    040
      
    $a BOA001 $b cze
    041
    0-
    $a cze $b eng
    072
    -7
    $a 004.4/.6 $x Programování. Software $9 23 $2 Konspekt
    080
      
    $a 004.438Verilog $2 MRF
    080
      
    $a 004.436.2 $2 MRF
    080
      
    $a 004.312 $2 MRF
    080
      
    $a (035) $2 MRF
    100
    1-
    $a Kolouch, Jaromír, $d 1945- $7 jn20000620170 $4 aut
    245
    10
    $a Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů : $b příručka / $c Jaromír Kolouch
    250
      
    $a 1. vyd.
    260
      
    $a Brno : $b VUTIUM, $c 2012
    300
      
    $a 162 s. : $b il. (některé barev.) ; $c 24 cm
    504
      
    $a Obsahuje bibliografii a rejstřík
    520
    3-
    $a Kniha je určena pro čtenáře, který se chce seznámit s jazykem Verilog a použít ho pro návrh programovatelných logických obvodu. U čtenáře se předpokládá znalost číslicové elektroniky v rozsahu odpovídajícím úrovni bakalářského studia elektrotechnických vysokých škol. Autor postupně seznamuje čtenáře se syntaxí jazyka Verilog a dále s prostředky jazyka Verilog pro verifikaci číslicových systému. Nejrozsáhlejší (čtvrtá) kapitola je věnována velkému množstvím příkladu konstrukcí v jazyce Verilog. Na příkladech jsou čtenáři předkládány modely nejpoužívanějších číslicových bloku od jednodušších (kombinační obvody, klopné obvody atd.) až po složitější (konečné stavové automaty, různé typy pamětí). Poslední kapitola knihy je pak věnována jazyku SystemVerilog, který z jazyka Verilog vychází a velmi významně ho rozšiřuje. Zmíněny jsou na příkladech konstrukce v jazyce SystemVerilog-2005 i jeho rozšíření SystemVerilog-2009. Velmi vítám, že autor tuto kapitolu do knihy zařadil, protože SystemVerilog je velmi perspektivní jazyk. Podrobný popis syntaxe jazyka Verilog, jako je v předložené knize, dosud nevyšel v češtině ani slovenštině. V současné době se jazyk Verilog a SystemVerilog využívá pro popis číslicových systému ve velké míře. Je tedy velmi žádoucí, aby se studenti elektrotechnických fakult s tímto jazykem seznámili již v průběhu studia a přípravy na jejich budoucí praxi. $c okcz $u https://www.obalkyknih.cz/view?isbn=9788021445161 $2 Web obalkyknih.cz
    546
      
    $a Anglické resumé
    550
      
    $a Vydavatel: Vysoké učení technické v Brně
    650
    07
    $a Verilog (programovací jazyk) $7 ph756338 $2 czenas
    650
    07
    $a popisné jazyky hardwaru $7 ph137720 $2 czenas
    650
    07
    $a programovatelné logické obvody $7 ph124636 $2 czenas
    650
    07
    $a FPGA obvody $7 ph634651 $2 czenas
    655
    -7
    $a příručky $7 fd133209 $2 czenas
    710
    2-
    $a Vysoké učení technické v Brně $7 kn20010709205
    910
      
    $a CBA001
    FMT
      
    BK

Počet záznamů: 1  

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.